Searching PAJ 1/1 ページ

1/1

PATENT ABSTRACTS OF JAPAN

(11)Publication number: 2001–109723 (43)Date of publication of application: 20.04.2001

(51)Int.Cl.

G06F 15/16 G06F 12/06 G06F 12/08 G06F 13/16 G06F 15/167 G06F 15/173 H04B 7/26

(21)Application number: 2000-246735 (71)Applicant: KONINKL PHILIPS

ELECTRONICS NV

(22)Date of filing: 16.08.2000 (72)Inventor: HERTWIG AXEL

BAUER HARALD FAWER URS LIPPENS PAUL

(30)Priority


Priority number: 1999 19939763 Priority date: 21.08.1999 Priority country: DE

(54) MULTIPROCESSOR SYSTEM

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a multiprocessor system that is improved in comparison with the technical area of interremote location communication, especially the present situation of a mobile radio telephone terminal device.

SOLUTION: This multiprocessor system provided with the mobile radio telephone terminal device is constructed by arranging at least two 1st and 2nd processors, at least one rewritable memory which can be accessed by the two processors, at least one cache memory for mediating the access of the 1st processor to the rewritable memory and at least one bridge for mediating the access of the 2nd processor to the rewritable memory on a shared chip.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-109723 (P2001-109723A)

(43)公開日 平成13年4月20日(2001.4.20)

(51) Int.Cl.7		識別記号		FΙ			Ť	7J}*(参考)
G06F	15/16	6 4 0		G 0 (5 F 15/16		640B	
		6 4 5					645	
	12/06	5 2 1			12/06		521H	
	12/08	5 1 1			12/08		5 1 1 Z	
		5 5 1					5 5 1 Z	
			審查請求	未請求	請求項の数16	OL	(全 8 頁)	最終頁に続く

(21)出願番号	特願2000-246735(P2000-246735)

(22)出願日 平成12年8月16日(2000.8.16)

(31)優先権主張番号 19939763.5

(32)優先日 平成11年8月21日(1999.8.21)

(33)優先権主張国 ドイツ (DE)

(71)出願人 590000248

コーニンクレッカ フィリップス エレク

トロニクス エヌ ヴィ

Koninklijke Philips Electronics N. V.

オランダ国 5621 ベーアー アインドー フェン フルーネヴァウツウェッハ 1

(72)発明者 アクセル、ヘルトビヒ

ドイツ連邦共和国ニュルンベルク、グロラ

ントシュトラーセ、34

(74)代理人 100064285

弁理士 佐藤 一雄 (外3名)


最終頁に続く

(54) 【発明の名称】 マルチプロセッサシステム

(57)【要約】

【課題】 遠隔地間通信の技術分野、特に移動無線電話端末装置の現状に比較して改善されたマルチプロセッサシステムを提供する。

【解決手段】 移動無線電話端末装置を備えるマルチプロセッサシステムは、少なくとも第1および第2の2つのプロセッサと、前記2つのプロセッサがアクセスできる少なくとも1つの再書込み可能メモリと、前記第1のプロセッサの前記再書込み可能メモリに対するアクセスを仲介するための少なくとも1つのキャッシュメモリと、前記第2のプロセッサの前記再書込み可能メモリに対するアクセスを仲介する少なくとも1つのブリッジと、を共用チップ上に配置して構成されている。



【特許請求の範囲】

【請求項1】移動無線電話端末装置を備えるマルチプロセッサシステムであって、

1

少なくとも第1 および第2の2つのプロセッサと、 前記2つのプロセッサがアクセスできる少なくとも1つ の再書込み可能メモリと、

前記第1のプロセッサの前記再書込み可能メモリに対するアクセスを仲介するための少なくとも1つのキャッシュメモリと、

前記第2のプロセッサの前記再書込み可能メモリに対す 10 るアクセスを仲介する少なくとも1つのブリッジと、を共用チップ上に配置したことを特徴とするマルチプロセッサシステム。

【請求項2】前記2つのプロセッサは、相互に異なる動作クロックにより動作することを特徴とする請求項1に記載のマルチプロセッサシステム。

【請求項3】前記第1のプロセッサはデジタル信号プロセッサであり、前記だ2のプロセッサはシステム・マイクロコントローラであることを特徴とする請求項1に記載のマルチプロセッサシステム。

【請求項4】前記再書き込み可能メモリは、2つのキャッシュメモリを介して前記第1のプロセッサに接続され、前記2つのキャッシュメモリの内の一方はプログラムを読むために前記再書込み可能メモリにアクセスするために用いられ、他方はデータを読み出すために用いられることを特徴とする請求項1ないし請求項3の何れかに記載のマルチプロセッサシステム。

【請求項5】前記再書込み可能メモリでは、第1および第2のプロセッサのそれぞれがプログラム用およびデータ用の分割メモリ領域に割り当てられていることを特徴30とする請求項1ないし請求項4の何れかに記載のマルチプロセッサシステム。

【請求項6】前記ブリッジは、前記再書込み可能メモリが通信するための第1のデータバスと、狭い伝送帯域を有すると共に前記第2のプロセッサが通信するために第2のデータバスと、の間の同期を取るために設けられていることを特徴とする請求項1ないし請求項5の何れかに記載のマルチプロセッサシステム。

【請求項7】前記再書込み可能メモリのために割り当てられた前記第1のデータバスは少なくとも128ビットの伝送帯域を有し、前記第2のプロセッサのために割り当てられた前記第2のデータバスは少なくとも32ビットの伝送帯域を有することを特徴とする請求項6に記載のマルチプロセッサシステム。

【請求項8】前記第2のプロセッサには、チップ上に集積化された更なるブリッジが、データバスを介して接続されていることを特徴とする請求項1ないし請求項7の何れかに記載のマルチプロセッサシステム。

【請求項9】前記第2のプロセッサには、チップ上に集 リのような少なくとも1つのメモリが設けられている。 積化された更なるデータメモリが、データバスを介して 50 このシステムにおいては、ただ1つのプロセッサに特定

接続されていることを特徴とする請求項1ないし請求項8の何れかに記載のマルチプロセッサシステム。

【請求項10】前記チップ上の前記更なるメモリに対する前記第1のプロセッサのアクセスを可能にするために、DMAコントローラおよび第2のブリッジが設けられていることを特徴とする請求項9に記載のマルチプロセッサシステム。

【請求項11】前記第1のプロセッサは、少なくとも内部高速データメモリ、および/または、少なくとも内部高速プログラムメモリに割り当てられていることを特徴とする請求項1ないし請求項10の何れかに記載のマルチプロセッサシステム。

【請求項12】前記第1のプロセッサ,前記内部高速データメモリおよび/または前記内部高速プログラムメモリにより形成されるプロセッササブシステムが、二重ハーバード構造を有していることを特徴とする請求項11に記載のマルチプロセッサシステム。

【請求項13】前記再書込み可能メモリは、MTPメモリまたはフラッシュメモリであることを特徴とする請求20 項1ないし請求項12の何れかに記載のマルチプロセッサシステム。

【請求項14】前記第2のプロセッサの前記更なるデータメモリは、DRAMまたはSRAMであることを特徴とする請求項1ないし請求項13の何れかに記載のマルチプロセッサシステム。

【請求項15】前記内部高速データメモリおよび/または前記内部高速プログラムメモリは、RAMであることを特徴とする請求項1ないし請求項14の何れかに記載のマルチプロセッサシステム。

① 【請求項16】移動無線電話通信端末装置の動作のため に用いられることを特徴とする請求項1ないし請求項1 5の何れかに記載のマルチプロセッサシステム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、マルチプロセッサシステムに係り、特に移動無線電話端末装置に関するものである。

[0002]

【従来の技術】最近、移動無線端末装置においては、1 40 つのチップ上に2つのプロセッサが設けられたマルチプロセッサシステムが用いられている。一方のプロセッサは、メディアム・パワー(medium-power—中位の電力一)プロトコルおよび制御タスクのために設けられたシステム・マイクロコントローラであるものとして理解されても良いのに対して、他方のプロセッサは、強力なデジタル信号プロセッサとしても良い。それぞれのプロセッサには、チップの外側に、例えば外部フラッシュ(FL ASII)プログラムメモリ、または個別の外部データメモリのような少なくとも1つのメモリが設けられている。50 このシステムにおいては、ただ1つのプロセッサに特定

のメモリが割り当てられており、換言すれば、このたっ た1つのプロセッサがそれに定義されたメモリにアクセ スすることができる。

[0003]

【発明が解決しようとする課題】しかしながら、このよ うなシステム構成は、種々の点について不利である。複 数のプロセッサに含まれている種々のチップとの間の通 信のために、個別のチップは、一方では複数のピンを有 するように、他方では分割されたメモリを有するように めの電力消費はかなり大きくなっている。上述した構成 は、また、かなり広いスペースを必要としており、この 広いスペースは、そもそもより小さくなる端末装置にお いてはとりわけ不利な点となっている。

【0004】このため、本発明は遠隔地間通信の技術分 野、特に移動無線電話端末装置において、この分野の現 状に比較して改善されたマルチプロセッサシステムを提 供することを目的としている。

[0005]

【課題を解決するための手段】上記問題点を解決するた め、マルチプロセッサシステム、特に移動無線電話端末 装置用のマルチプロセッサシステムにおいて、1つのチ ップ上に、少なくとも2つのプロセッサと、前記2つの プロセッサがアクセスできる少なくとも1つの再書込み 可能メモリと、第1のプロセッサの前記再書込み可能メ モリに対するアクセスを仲介するための少なくとも1つ のキャッシュメモリと、第2のプロセッサの前記再書込 み可能メモリに対するアクセスを仲介する少なくとも1 つのブリッジと、が配置されている。

【0006】本発明に係るプロセッサシステムにおいて 30 は、2つのプロセッサがアクセスを有することができ、 かつ、個別の情報を読み出したり書き込んだりすること ができる複数のプロセッサとさらに少なくとも1つの再 書込み可能メモリとが、1つの共用チップ上に有利に集 **積化されている。例えばデジタル信号プロセッサであっ** ても良い第1のプロセッサが、少なくとも1つのキャッ シュメモリを介して再書き込み可能メモリに接続されて いる。システムマイクロコントローラであっても良い第 2のプロセッサのアクセスは、少なくとも1つのブリッ ジを介して実現される。

【0007】本発明によれば、上述の構成要素を1つの 共用チップ上に集積化することは、チップ上のプロセッ サとメモリとの間の通信を可能にすると共に、このメモ リが外部メモリではないことから、メモリ用のピンを全 く設けないようにすることができる。このチップの集積 化の割合は、かなり増大される。プロセッサとメモリと の間の通信のために必要とされる電流はまた、チップに 集積化されたメモリが一般にはシステムの電力消費を最 適化するので、かなり少なくすることになる。上述され たこのシステム構造は、特にGSM規格DCS180

0, PCS1900, IS95およびIS136におけ る移動無線電話端末装置に用いられても良い。

【0008】2つのプロセッサは、相互に異なる動作レ ートで機能することができる。さらに、このメモリが2 つのキャッシュメモリを介して第1のプロセッサに接続 されていても良く、キャッシュメモリの1つはプログラ ムの読み出しや書き込み用のメモリにアクセスするため に用いられ、他の1つはデータの読み出し用のメモリに アクセスするために用いられている。不揮発性の再書込 構成されている。さらに、プログラムやデータ通信のた 10 み可能メモリは、このように、異なる情報を格納可能な 種々のメモリ領域を有している。接続されたプロセッサ のそれぞれのためのプログラムやデータは、不揮発性再 書込み可能メモリに自由に格納されるようにしても良

> 【0009】高速バッファである2つのキャッシュメモ リを介して、相対的にゆっくりと動作するメモリから検 索されるべきデータや情報は高速な第1のプロセッサま たはデジタル信号プロセッサのそれぞれにとって有用で あることが保証されている。2つのキャッシュメモリ 20 は、第2のプロセッサ(例えばマイクロコントローラ) への簡単なアクセスをも可能とする。その理由は第1の プロセッサ(例えばデジタル信号プロセッサ)は、この メモリからのデータを連続的に取り出すことがないこ と、および、第1のプロセッサまたはデジタル信号プロ セッサのそれぞれによって必要とされた本質的なデータ が通常は2つのキャッシュメモリ内に既に格納されてお り、またそのデータがキャッシュメモリから取り出され ることにより第1のプロセッサがこのメモリを占有する こと、の2つのことが、キャッシュメモリを介して保証 されているからであり、これによりこのメモリは第1の プロセッサによって継続的に占有されることがなくな り、また、第2のプロセッサがブリッジを介してこのメ モリにアクセスすることもできる。

> 【0010】上述したように、このメモリはプログラム 用およびデータ用の分割されたメモリ領域に有利に副 (sub) 分割されている。それぞれのプロセッサは、プ ログラム用およびデータ用の分割されたメモリ領域を割 り当てられ、換言すれば、例えば、一方の領域が第1の プロセッサまたはディジタル信号プロセッサに対して割 40 り当てられ、他方の領域が第2のプロセッサまたはシス テムマイクロコントローラにそれぞれ割り当てられるよ うなそれぞれのメモリ領域がまた設けられているので、 この2つのプログラム領域は有用である。全般的にみ て、このことは、所望によりメモリ領域を区分けするこ との可能性を提供する。しかしながら、第1の実行の前 に、次いでメモリ空間の区切りが自由に設定され得るよ うに、全体として要求されるメモリ空間を決定すること が必要である。当然のこととして、この2つのプロセッ サによってアクセスされ得るデータ用の更なるメモリ領 50 域を設けることもまた可能である。

【0011】本発明の他の実施形態において、前記ブリ ッジは、前記再書込み可能メモリが通信するための第1 のデータバスと、狭い伝送帯域を有すると共に前記第2 のプロセッサが通信するために第2のデータバスと、の 間の同期を取るために設けられていても良い。チップ上 の前記システム構成要素の完全な集積化は、データバス の情報を簡単なやり方で行なうことを可能にしている。 この集積化されたメモリは、高転送レートとりわけ第1 のプロセッサまたはデジタル信号プロセッサによる通信 の範囲における転送レートを高くする効果があるので、 高クロック周波数で機能する第1のプロセッサに対して データを転送し得るための大きな転送帯域を有するデー タバスにこの集積化されたメモリを割り当てるのに有効 である。第2のプロセッサは低いクロックで動作し、そ れゆえにより低速で機能しているので、この第2のプロ セッサに対して、より低い転送レートを有するデータバ スを割り当てることで充分である。

【0012】しかしながら、第2のプロセッサは再書込 み可能メモリにもまたアクセスしているので、ブリッジ により簡単なやり方で行なわれる第1のデータバスを介 20 した第2のデータバスへの情報を適宜に同期させること は必要となる。前記再書込み可能メモリのために割り当 てられた前記第1のデータバスは少なくとも128ビッ トの伝送帯域を有し、前記第2のプロセッサのために割 り当てられた前記第2のデータバスは少なくとも32ビ ットの伝送帯域を有することが効果的であることが判明 した。

【0013】上述したように、第1のプロセッサまたは デジタル信号プロセッサのそれぞれに成立するキャッシ ュメモリ(複数のメモリ)の使用は、再書込み可能メモ リまたはこれに割り当てられているデータバスを継続的 には占有せず、このキャッシュメモリ(複数のメモリ) 内に新たな情報がロードされるべきときにのみ、メモリ に対してむしろ不連続なアクセスが行なわれる。それは ともかくとして、同時に第1のプロセッサもメモリにア クセスするでような場合に、もしもアクセスの衝突が発 生すれば、この衝突は本発明によりメモリに対するアク セスを管理するために設けられているブリッジの手段に よって解消されることになり、その結果このプロセッサ がより大きなロードを生成し、かつ、より厳密な実時間 要求を満足させているので、このアクセスの衝突の場合 に、第1のプロセッサが機能することが好ましいことに なる。したがって、ブリッジは、同期のためと仲裁のた めの両方のために設けられている。

【0014】データバスを介して第2のプロセッサに更 なるチップ集積化データメモリが接続されているとき、 主として揮発性の可変データを格納するために、効果的 であることが立証されている。このデータメモリの中に は、短期的なデータ、例えばまもなく再び書き重ねられ るような計算途上のデータが格納されている。第1のプ 50 き有用なピンを許容する。このことは、コストとスペー

ロセッサまたはデジタル信号プロセッサをそれぞれ更な るデータメモリにアクセスさせることを可能にするた め、本発明によれば、DMAコントローラおよび第2の ブリッジをもまた1つのチップ上に集積化され得る。D MAコントローラおよび第2のブリッジの組合わせは、 簡単なやり方で、相対的にゆっくりと動作する更なるデ ータメモリへのアクセスを可能にしている。全体として みれば、ここで、この実施形態は1つの共通チップ上に 集積化された種々のプロセッサや種々のメモリをシステ 10 ムを提供しており、それぞれのプロセッサはそれぞれの メモリにアクセス可能であり、故に、機能的に優れた情 報の転送および動作が行われることが可能となる。

【0015】さらに、少なくとも内部高速データメモリ および/または少なくとも内部高速プログラムメモリが 第1のプロセッサに割り当てられたときに有利であるこ とが立証されている。これらの高速メモリにおいては、 第1のプロセッサまたはデジタル信号プロセッサのそれ ぞれに直ちに有用である時間を重要とするプログラム部 分、または直ちに有用となるであろう変形可能な可変デ ータが好ましくは格納されている。第1のプロセッサは このような流れの中で、与えられたデータメモリまたは プログラムメモリのそれぞれがデータ語(ワード)また はプログラム語(ワード)のためにそれ自身のバスに割 り当てられている二重ハーバード構造を有することもで きる。

【0016】本発明によれば、再書込み可能メモリは、 MTPメモリ (Multiple programmable Memory) または フラッシュ (FLASH) メモリとすることができる。第2 のプロセッサ内の更なるデータメモリは、DRAM(Di rect Random Access Memory) またはSRAM (Static Random Access Memory) であっても良い。内部高速デー タメモリおよび/または内部高速プログラムメモリは、 RAMにより構成しても良い。さらに、2つのプロセッ サ間には、直接通信リンクが設けられていても良い。

【0017】本発明に係るマルチプロセッサシステムの 結果として、技術の状況に鑑みて多くの有利点がある。 一方、2つのプロセッサ間や、集積化された再書込み可 能メモリの内側のプログラム用領域とデータ用領域との 間の仕切り方は、上述したように、自由に変更すること 40 ができ、チップが製造されるときには、このシステムの メモリ容量の全体のみが規定されることになる。個々の デバイスを動作させるためのプログラムが格納されるメ モリを再書き込みする可能性に依存して、システムコン トローラのためと信号プロセッサのための両方のための 新たなソフトウェアのバージョンが簡単かつ高速な方法 によりロードされることができる。メモリ(多数のメモ リ) をチップ上に集積化することは、システムの電力消 費を最適にして、チップのハウジングに設けられたピン の数を減少させるか、または異なった形で占有されるべ スの節約を導くことになる。

【0018】メモリに対するこのメカニズムの結果とし て、キャッシュメモリの寸法決めやローカルメモリの寸 法決め、または再書込み可能メモリへのアクセスの僅か な長時間化が、簡単な方法で最小のコストにより補償さ れる。最終的には、1つのチップ上に集積化された再書 込み可能メモリにおける複数のメモリの組み合わせまた はそれぞれの区切りおよび守り領域の分配は、実行間接 費や必要なチップ表面積を低減させる。

7

【0019】マルチプロセッサシステムそれ自身以外の 10 構成としては、移動無線電話における電話通信端末を動 作させるために上述したタイプのマルチプロセッサシス テムの実用化にもさらに関係している。

[0020]

【発明の実施の形態】本発明の更なる利点、特徴および 詳細は、以下に説明する実施形態の例示からおよび図面 から明らかとなるであろう。

【0021】図1は、さらには図示しないが1つのチッ プの上に形成または集積化される構成要素を基本回路の 形で示す回路ブロック図である。第1のプロセッサ1 は、デジタル信号プロセッサ (DSP—Digital Signal Processor—) 2の形式で示されている。デジタル信号 プロセッサ2は25-100MIPS (Millions of In structions Per Second 一秒当たり百万単位の指令数 一)の出力を有する強力なプロセッサである。図中で枠 により示されているプロセッササブシステム3におい て、時間臨界プログラム部分が格納され、この信号プロ セッサのために束の間必要な集積化RAMの形で、内部 高速プログラムがさらに設けられている。さらに、2つ の集積化された高速データメモリ5が揮発性の短時間デ 30 れらの寸法配分を、大きくすることもできる。このキャ ータを格納するために設けられている。

【0022】16ビットの転送レートをそれぞれ有する 分割バス6a, 6b, 6cがメモリ4, 5に対して割り 当てられている。これらのバスを介して、信号プロセッ サ2がそれぞれのメモリと交信する、プログラムメモリ 4は、16ビットの転送帯域を備える例えば2×16k の記憶容量を有し、データメモリ5は8×16kの記憶 容量と16ビットの転送帯域を有するように設計されて いる。さらに、プロセッササブシステム3は、複数の入 力および出力ユニット7を有し、このユニット7を介し て一方ではデータがデータメモリ5より出力され得ると 共にそれらがそれぞれ入力されることができ、またさら に、以下に詳細に説明する更なるデータメモリからのデ ータも取り扱われる。

【0023】デジタル信号プロセッサ2またはプロセッ ササブシステム3に対しては、キャッシュメモリ8,9 が割り当てられており、デジタル信号プロセッサ2はこ のキャッシュメモリ利8、9を介して1つのチップ上に 集積化された再書込み可能メモリ10にアクセスするこ とができ、このメモリ10は図示された実施例において 50 は、「クロック分割」として破線により示している。

はMTPメモリとして配置されている。キャッシュメモ リ8,9と再書き込み可能メモリ10との間との交信 は、128ビットの好適な転送帯域を有するデータバス 11を介して行なうのが効果的である。

【0024】このメモリ10は、一方でプログラムを、 他方では一定のデータを書き込み、読み出す可能性を有 する異なるメモリ領域に細分化されている。それぞれの 領域は、順番に細分化されてデジタル信号プロセッサ2 およびシステムマイクロコントローラ3 (μC) の形式 で設けられた第2のプロセッサ12の何れかに対して割 り当てられ、後で詳細に説明するように、マイクロコン トローラ13もまたメモリ10へのアクセスを有する。 複数のプログラム値へのアクセスは、キャッシュメモリ 8を介して行なわれ、データ語(words) へのアクセス はキャッシュメモリ9を介して行なわれる。高速バッフ アメモリとして機能するこれらのキャッシュメモリによ って、デジタル信号プロセッサ2がデータバス11を継 続的に占有するものではなく、必要なデータはむしろ、 それらの必要なデータを一時記憶しているキャッシュメ 20 モリ8, 9から読み出されているということが保証され ることになる。

【0025】キャッシュメモリ8、9は、個々のバス6 a. 6 b. 6 c を介して、デジタル信号プロセッサ2と の間で交信を行なう。この通信リンクへの条件付きで、 メモリ10またはキャッシュメモリ8,9から、出力ユ ニット7をそれぞれ介して、ワードを出力することが可 能となる。このメモリ10は、128ビットの転送帯域 を備える少なくとも0.5~2メガビットの記憶容量を 有するべきである。明らかに、これとは二者択一的にそ ッシュメモリは、例えばキャッシュメモリ8の場合に は、512バイトの容量を有するようにしても良いし、 キャッシュメモリ9の容量は64バイトであっても良 V)

【0026】既に説明したように、このチップはシステ ムマイクロコントローラ13の形により第2のプロセッ サ12を収容するスペースがある。このマイクロコント ローラ13へは、32ビットの転送帯域を有する第2の データバス14が割り当てられる。このシステムコント 40 ローラ13が関連プログラムやメモリ10内のそれに関 連するデータにアクセスすることを確実にするために、 ブリッジ15が設けられており、このブリッジ15を介 してシステムマイクロコントローラ13がデータバス1 4を介してアクセスを有することができる。一方では、 2つのデータバス11,14間の同期のために前記ブリ ッジが用いられる。その理由は、この2つのバスは異な るクロックで機能しており、それはデジタル信号プロセ ッサ2を動作させるものと、システムマイクロコントロ ーラ13を動作させるものと、であって、図1において

【0027】このデジタル信号プロセッサおよびそれに割り当てられた全ての構成要素は、例えば26~104 MHzの動作クロックパルスで動作しているが、これに対して、システムマイクロコントローラおよびこれに割り当てられた構成要素は、例えば26MHzの動作クロックパルスで動作している。さらに、ブリッジ15もまた、仲裁タスクを引き受けており、システムコントローラの側からメモリ10に対するより少ないメモリアクセスが必要である。このようにして、このメモリにアクセスするシステムマイクロコントローラに関する可能な待ちサイクルもまた、短縮される。

【0028】前記1つのチップに集積化されるDRAM またはSRAMの形での更なるデータメモリ16が、シ ステムマイクロコントローラ13に対してまた割り当て られる。このデータメモリは、データバス14において 32ビットの転送帯域を備える32Kの容量を有してい る。システムマイクロコントローラ13は更なるデータ メモリ16に対する迅速なアクセスを有している。で時 足す信号プロセッサ2が揮発性の短寿命のデータが記憶 される更なるデータメモリ16に対するアクセスを有す 20 ることができるようにするために、DMAコントローラ 17が設けられており、このコントローラ17はまたデ ータバス14に接続されると共に、さらに、サブシステ ム内部バス6cに接続されたブリッジ18にも接続され ている。更なるデータメモリ16が、デジタル信号プロ セッサ2の高周波数クロックに比べると非常に低速で動 作していることは事実であり、その結果、メモリ16は 希にしかアクセスされないことになる。しかしながら、 このアクセスはDMAコントローラ17およびブリッジ 18により可能となり、このブリッジが異なるデータバ 30 ス間における同期やクロック周波数に対応して再び配置 されることになる。

【0029】データバス14に対しては、ブートROM19がさらに接続されており、このブートROM19を介して、メモリ10の最初の構成およびプログラムや可能なデータの最初の入力が行なわれる。

【0030】さらに、1つのチップ上に集積化された例えば外部構成要素等との間のインターフェースのような種々の周辺構成要素21が、第3のブリッジ20を介して接続されている。それに加えて、個別の端末装置22を介して、例えばフラッシュメモリ等のチップ外部の更なるメモリが、接続されていても良い。このフラッシュメモリはチップ上に集積化されたメモリ10のメモリ容量がもはや充分ではないときに、メモリ10の容量を拡張するために用いられている。この外部メモリは、シス

テムマイクロコントローラ13の入力/出力ユニットを介して接続されている。このデジタル信号プロセッサ2は、DMAコントローラ17およびブリッジ18を介してこの外部メモリにアクセスすることができる。

【0031】前記メモリの寸法や使用されるデータバスの転送レートや転送帯域の設計は、個々の適用形態に従って変更するようにしても良い。

[0032]


【0033】このようなシステム構成を提供することにより、複数のチップに複数のプロセッサを設け、相互の交信のために設ける必要のあるピンの数を減少させることができ、プログラムやデータの通信のために必要とする電力消費を低減させることができる。また、ディスクリートな回路構成と比較すると広いスペースを必要としなくなるため、今後、より一層小さくなる端末装置における装置の小型化に資することができる。

【図面の簡単な説明】

【図1】1つのチップ上に形成または集積化される構成要素を基本回路の形で示す回路ブロック図である。

30 【符号の説明】

- 1 第1のプロセッサ
- 2 デジタル信号プロセッサ
- 3 プロセッササブシステム
- 4 内部高速プログラムメモリ
- 5a、5b 内部高速データメモリ
- 8,9 キャッシュメモリ
- 10 再書き込み可能メモリ
- 11 データバス
- 12 第2のプロセッサ
- 40 13 システムマイクロコントローラ
 - 14 データバス
 - 15 ブリッジ
 - 16 更なるデータメモリ
 - 17 DMAコントローラ
 - 18 第2のブリッジ



フロントページの続き

(51) Int.C1. ⁷		識別記号	FΙ		テーマコード(参考)
G 0 6 F	13/16	5 1 0	G O 6 F	13/16	5 1 0 C
	15/167			15/167	A
	15/173			15/173	A
H O 4 B	7/26		H O 4 B	7/26	M

(71)出願人 590000248

Groenewoudseweg 1, 5621 BA Eindhoven, Th e Netherlands

(72)発明者 ハラルト、バウアー

ドイツ連邦共和国ニュルンベルク、ハープ ルガー、シュトラーセ、10 (72)発明者 ウルス、ファウアー スイス国バーデン、バーンホフシュトラー セ、40

(72)発明者 ポール、リッペンス オランダ国5656、アーアー、アインドーフ ェン、プロフ. ホルストラーン、6